Proposition de stage 2017-2018
Yves Sorel
Centre de recherche Inria de Paris
2 rue Simone Iff
75012 Paris
Tel. : 01 80 49 40 11 Email : yves.sorel@inria.fr
Le stage proposé a lieu chez Inria, institut national de recherche dédié
aux sciences du numérique,
dans l'équipe AOSTE2
(Analyse et Optimisation des Systèmes distribués Temps réel Embarqués) dans le
cadre du développement de la méthodologie AAA (Adéquation Algorithme
Architecture) et du logiciel distribué
gratuitement SynDEx d'aide à la
conception et la réalisation de systèmes distribués temps réel embarqués
critiques.
Le sujet du stage qui comporte
une partie théorique, une partie algorithmique et une partie développement
logiciel, est le suivant :
Ordonnancement temps réel hors ligne déclenché par le temps pour systèmes embarqués critiques communicants
On trouve des systèmes embarqués critiques communicants dans des domaines aussi
variés que les transports (avionique, spatial, ferroviaire, automobile), le
suivi médical de patients, l'internet des objets, etc. Lorsqu'on effectue des
analyses d'ordonnançabilité temps réel pour ces systèmes on fait généralement
l'hypothèse que le coût du système d'exploitation (OS) est approximé dans le
WCET (pire temps d'exécution) des tâches à ordonnancer, ce qui conduit
nécessairement à du gaspillage de ressources et/ou, ce qui est pire, à des
comportements incorrects lors de l'exécution en temps réel. C'est pourquoi il
faut prendre en compte précisément dans ces analyses ce coût ainsi que les
coûts de communication et de synchronisation quand de tels systèmes
communiquent.
Nous avons proposé, dans le cas monoprocesseur, une analyse d'ordonnançabilité
hors ligne de tâches temps réel préemptives dépendantes qui prend précisément
en compte le coût de l'OS. Elle produit une table d'ordonnancement contenant
les dates auxquelles il faut exécuter les tâches, ou les reprendre, si elles
ont été préemptées. Cette analyse à été étendue dans le cas de l'ordonnancement
multiprocesseur partitionné en tenant compte du coût des communications
interprocesseur.
Il s'agit d'étudier et réaliser
des ordonnanceurs hors ligne déclenchés par le temps (TT Time Triggered)
utilisant une base de temps non périodique qui exploitent la table
d'ordonnancement générée par cette analyse d'ordonnançabilité pour chacun des
processeurs de type ARM Cortex M4 communicant par un réseau de routeurs
ethernet. Pour cela il faudra :
- tout d'abord dans le cas de l'ordonnancement multiprocesseur partitionné :
- proposer une méthode permettant de synchroniser les processeurs afin qu'ils
possèdent tous la même référence temporelle de façon à ce que les tables
d'ordonnancement des différents ordonnanceurs soient compatibles;
- déterminer de manière précise le coût d'une communication interprocesseur à
travers le réseau de routeurs ethernet pour l'introduire dans l'analyse
d'ordonnançabilité étendue au cas multiprocesseur, afin qu'il s'ajoute au coût
de l'OS de chaque processeur;
- implanter sur chaque processeur ARM Cortex M4 communicant par un réseau de
routeurs ethernet, l'ordonnanceur hors ligne qui tiendra compte des
communications interprocesseurs, ces communications apparaissant comme des
tâches dans la table d'ordonnancement,
- ensuite dans le cas de l'ordonnancement multiprocesseur global : étudier comment l'analyse d'ordonnançabilité dans le cas partitionné peut
être modifiée pour le cas global.
|